Architecture Profusion : la fin des limites ?

Avant d’aborder la présentation de l’architecture Profusion, retraçons rapidement
l’architecture traditionnelle d’un serveur SMP Intel à  quatre voies pour mieux
comprendre pourquoi il est difficile d’avoir plus de quatre processeurs dans le
même serveur sans concevoir une nouvelle architecture.

Pour pouvoir intégrer plus de quatre processeurs Intel dans un système
SMP, il faut concevoir une nouvelle architecture

La figure 1 montre l’architecture du serveur SMP à  quatre voies traditionnel des
processeurs Intel Pentium Pro ou Xeon. Celle-ci se compose de quatre processeurs
au maximum ; d’un ou plusieurs ponts PCI, chacun supportant jusqu’à  quatre périphériques
PCI ; et d’un contrôleur mémoire pour l’accès à  la mémoire. Un bus processeur,
baptisé bus système par la plupart des constructeurs, connecte les processeurs,
les ponts PCI et le contrôleur mémoire pour faciliter la communication. Cette
architecture supporte correctement jusqu’à  quatre processeurs mais difficilement
plus.

Cette difficulté tient à  plusieurs limites, dont la première est d’ordre électronique.

Par exemple, la vitesse de bus système de 100 MHz d’un serveur Pentium II ou Pentium
III Xeon ne supporte que cinq charges maximum sur le bus. Une fréquence supérieure
implique une longueur de bus plus courte, ce qui restreint le nombre de composants
pouvant se connecter au bus. La seconde limite tient à  la largeur de la bande
passante. Un serveur SMP traditionnel a une bande passante d’environ 400 MBps
sur son bus système, ce qui est acceptable pour quatre processeurs, mais ne peut
guère supporter plus de quatre processeurs. Une autre limite réside dans la conception
logique.

L’architecture SMP traditionnelle utilise un code à  deux bits pour identifier
jusqu’à  quatre processeurs sur un bus. Les systèmes SMP Pentium Pro et les versions
postérieures supportent un protocole de transaction « pipeline », ce qui permet
au bus système de commencer à  traiter les nouvelles demandes de données de processeurs
supplémentaires, avant que le bus ait terminé de livrer les données demandées
par le premier processeur. L’ajout de processeurs à  un bus peut entraîner un accroissement
des demandes simultanées de données à  destination du bus, ce qui complique le
suivi de cohérence du système garantissant l’absence d’erreurs.

C’est pour surmonter ces obstacles qu’il est indispensable, pour pouvoir intégrer
plus de quatre processeurs Intel dans un système SMP, de concevoir une nouvelle
architecture SMP. Les chercheurs ont proposé plusieurs approches pour résoudre
le problème, par exemple, l’utilisation de la technologie du clustering existante,
celle de l’architecture NUMA (Non-Uniform Memory Access) et l’extension du nombre
de bus systèmes. (L’industrie a rejeté deux autres solutions basées sur bus –
dual-ported memory et chained buses – trop difficiles à  faire évoluer).

Le clustering permet de placer deux ou plus serveurs SMP à  quatre voies dans un
cluster. Si cette solution évolue bien et supporte la tolérance de pannes et l’équilibrage
des charges, elle exige, en revanche, une nouvelle conception des OS et des applications.
NUMA, architecture déjà  utilisée par les constructeurs dans les systèmes UNIX
haut de gamme, permet d’ajouter plusieurs blocs de quatre processeurs à  un système
(par exemple 8 pour un système à  32 voies).

Elle implique également de réécrire les OS et les applications, ce qui n’est pas
indispensable, en revanche, pour augmenter le nombre de bus systèmes. Il existe
une approche intuitive qui consiste à  créer une hiérarchie de bus dans un système.
L’architecture hiérarchique des bus, que montre la figure 2, ajoute un bus processeur
commun à  l’architecture SMP traditionnelle et connecte deux sous-systèmes à  quatre
voies au bus processeur commun au moyen d’un cache de niveaux 3.

Le cache L3 filtre l’accès à  la mémoire à  partir des processeurs avant que l’opération
d’accès n’atteigne le bus processeur commun. Certes cette architecture peut évoluer
jusqu’à  huit processeurs (et plus, éventuellement), mais elle implique une consommation
CPU élevée pour l’utilisation du cache et l’accès à  la mémoire se trouve ralenti
par la présence de plusieurs couches de mémoire.

En 1996, Corollary, spécialiste des produits de multiprocessing, a créé
Profusion, l’architecture SMP à  huit voies basée sur Intel